Kalender

[Jeroen Vreeken]

In het circuit zit inderdaad een begrenzing, maar die is niet exact 0,4mA. Die is afhankelijk van productie en de datasheet geeft alleen garanties wat je ermee mag doen. Niet dat de begrenzing daadwerkelijk op exact dat niveau zit.

Er zit bijvoorbeeld een interne weerstand in naar VCC van ongeveer 120Ohm, maar die beperkt maar tot 40mA. De rest is afhankelijk van de versterking van de diverse transistors en kan varieren tussen verschillende batches.

Hetzelfde geld voor de maximale sink: De fabrikant garandeerd dat je er 8mA door kunt jagen zonder dat hij kapot gaat. Sluit je zo'n pin op de VCC aan dan gaat er echt wel meer lopen. Maar dan ontstapt de magische rook.

[Patrick Smout]

10K leek me standaard. (tenzij je zo retesnel moet schakelen dat je misschien een 3K3 moet kiezen om een poortje sneller laag te krijgen, maar die situaties kom ik niet tegen inn mijn houtje-touwtje elektronica bezigheden)

Ik vrees dat 10K een beetje aan de hoge kant is voor een pulldown aan de ingang van een poort bij LS logica. Als de ingang naar "0" getrokken wordt loopt daar ook een stroompje. Dit is bij LS zo'n -0,4mA. Het spanningsniveau van een logische "0" bij een standaard LS ingang mag zeker niet hoger zijn dan 0,8V. Betekent dat de weerstand kleiner moet zijn dan 0,8/0,004 = 2KOhm. Met een veilige marge kom je dan op 1K max. Bij HCT of CMOS poorten is de ingangsweerstand veel hoger en is een pulldown van 10K wel ok.

mvg, Patrick